PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-228563

(43)Date of publication of application: 15.08.2000

(51)Int.CI.

H01S 5/183

H01L 33/00 H01S 5/323

(21)Application number: 2000-025788

(71)Applicant: AGILENT TECHNOL INC

(22)Date of filing:

02.02.2000

(72)Inventor: CARTER-COMAN CARRIE

KERN R SCOTT

KISH JR FRED A **KRAMES MICHAEL R** NURMIKKO ARTO V

SONG YOON-KYU

(30)Priority

Priority number: 99 245435


Priority date: 05.02.1999

Priority country: US

(54) DEVICE AND ASSEMBLING METHOD FOR AIxGayInzN STRUCTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide the structure of a semiconductor device provided with a mirror of high reflectivity by utilizing a dielectric distribution Bragg reflector(D-DBR). SOLUTION: A substrate 12, an AlxGayInzN structure 18 comprising an n-type layer 18a placed in a close vicinity to the substrate, a p-type layer 18b and an active layer, a first mirror stack 14 put between the substrate and the bottom side of AlxGayInzN structure, a wafer bond interface 16 provided with a certain bonding temperature that is put between the first mirror stack 14 and a selected one out of the substrate and the AlxGayInzN structure, and p- and n-contact parts (22a and 22b) are contained. The p-contact part is electrically connected to the p-type layer, and the n-contact part is electrically connected to the n-type layer.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-228563 (P2000-228563A)

(43)公開日 平成12年8月15日(2000.8.15)

(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)
H01S	5/183		H01S	5/183	
H01L	33/00		H01L	33/00	C
H01\$	5/323		H01S	5/323	

審査請求 未請求 請求項の数1 OL (全 11 頁)

(21)出願番号	特願2000-25788(P2000-25788)	(71)出顧人	399117121
			アジレント・テクノロジーズ・インク
(22)出願日	平成12年2月2日(2000.2.2)		AGILENT TECHNOLOGIE
			S, INC.
(31)優先権主張番号	245435		アメリカ合衆国カリフォルニア州パロアル
(32)優先日	平成11年2月5日(1999.2.5)		ト ページ・ミル・ロード 395
(33)優先権主張国	米国(US)	(72)発明者	キャリー・カーター・コマン
			アメリカ合衆国カリフォルニア州サンノゼ
			パレイ・スクエア・レイン 3301
		(74)代理人	100105913
			弁理士 加藤 公久
	•		


最終頁に続く

(54) 【発明の名称】 デバイス及びAlxGayInzN構造の組立方法

(57) 【要約】

【課題】誘電体分布ブラッグ・リフレクタ(D-DBR)を用いて該高反射率ミラーを備える半導体デバイスの構造を与える。

【解決手段】 基板(12)と、基板に近接して配置されたnタイプ層(18a)、pタイプ層(18b)、及び、活性層を含むA1 $_x$ G a_y I n_z N構造(18)と、基板とA1 $_x$ G a_y I n_z N構造の底側の間に入る第1のミラー・スタック(14)と、第1のミラー・スタックと基板及びA1 $_x$ G a_y I n_z N構造の選択された方との間に入る、あるボンディング温度を有するウェーハ・ボンド界面(16)と、p及びnの接触部(22a、22b)が含まれており、p接触部がpタイプ層に電気的に接続され、n接触部がnタイプ層に電気的に接続されることを特徴とする、デバイス。



【特許請求の範囲】

【請求項1】基板と、

前記基板に近接して配置されたnタイプ層pタイプ層及び活性層を含む $Al_xGa_yIn_zN$ 構造と、

前記基板と前記 $Al_xGa_yIn_zN$ 構造の底側の間に入る第1のミラー・スタックと、

第1のミラー・スタックと前記基板及び前記 Al_xGa_y In_z N構造の選択された方との間に入る、あるボンディング温度を有するウェーハ・ボンド界面と、pタイプ 及びnタイプの接触部が含まれており、pタイプの接触 10 部がpタイプ層に電気的に接続され、nタイプの接触部がnタイプ層に電気的に接続されることを特徴とする、デバイス。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、発光分野に関するものであり、とりわけ、 $A 1_x G a_y I n_z N$ デバイスの両側に高品質の反射表面を設けることに関するものである。

[0002]

【従来の技術】垂直空洞光電子構造は、ドープされる場 合も、あるいは、ドープされない場合もあり、あるい は、p-n接合を含む場合もある、閉じ込め層間に発光 層によって形成された活性領域を挿入して構成される。 この構造には、発光層に対して垂直な方向にファブリ・ ペロー空洞を形成する少なくとも1つの反射ミラーも含 まれている。GaN/AlxGavInzN/AlxGa 1-xN (ここで、AlxGayInzNの場合、x+y+z =1であり、 $Al_xGa_{1-x}N$ の場合、x<1)材料系に よって垂直空洞光電子構造を組立てる場合には、他の I 30 I I - V材料系との違い顕著なものにする難問が課せら れる。光学的品質の高いAl、Ga、In、N構造を成長 させるのは困難である。電流拡散が、AlxGavInz Nデバイスの主たる問題点である。 pタイプ材料におけ る側方電流拡散は、nタイプ材料における場合よりも約 30分の1である。さらに、基板の多くの熱伝導率が低 いために、最適な放熱が得られるように、デバイスは、 接合部を下に向けて取り付けるのが望ましいので、デバ イスの設計がいっそう複雑になる。

【0003】例えば、垂直空洞面発光レーザ(VCSE 40 L)のような垂直空洞光電子構造は、例えば、99.5%といった高品質のミラーを必要とする。高品質のミラーを実現するための方法の1つは、半導体成長技法によるものである。VCSELに適した分布ブラッグ・リフレクタ(DBR)に必要な高反射率(>99%)に到達するには、クラッキング及び導電率を含む、半導体A1 xGayInzNによるDBRの成長に関する重大な材料問題が存在する。これらのミラーは、多くの周期/層をなす窒化インジウム・アルミニウム・ガリウムの交互組成(A1xGayInzN/A1x、Gay、Inz、N)を50

必要とする。半導体DBRとは対照的に、誘電体DBR(D-DBR)は、 $A1_xGa_yIn_zN$ 系の及ぶスペクトル範囲において99%を超える反射率になるように製造するのが比較的簡単である。これらのミラーは、一般に、蒸着またはスパッタリング技法によって堆積させられるが、MBE(分子線エピタキシ)及びMOCVD(金属有機化学蒸着)を利用することも可能である。しかし、成長基板が除去されない限りにおいて、活性領域の片側だけにアクセスして、D-DBRの堆積を行うことも可能である。 $A1_xGa_yIn_zN$ の活性領域の両側においてD-DBRのボンディング及び/または堆積を行うことが可能であれば、 $A1_xGa_yIn_zN$ による垂直空洞光電子構造の生産は、かなり容易になるであろう。

【0004】ウェーハ・ボンディング法は、2つの基本 的カテゴリ、すなわち、直接ウェーハ・ボンディング法 及び金属ウェーハ・ボンディング法に分けることができ る。直接ウェーハ・ボンディング法の場合、2つのウェ 一へが、ボンディング界面における質量輸送を介して、 互いに融着させられる。直接ウェーハ・ボンディング法 は、半導体、酸化物、及び、誘電体材料の任意の組み合 わせ間において実施することが可能である。通常、それ は高温(>400°C)及び単軸圧力下で行われる。米 国特許第5,502,316号明細書には、Kish他 による適切な直接ウェーハ・ボンディング法の1つに関 する記載がある。金属ウェーハ・ボンディング法の場 合、2つのボンディング基板を接着させるため、それら の間に金属層が配置される。Applied Phys ics Letters, vol. 56, pp. 141 9-2421, 1990において、Yablonovi t ch他によって開示された金属ボンディング法の一例 が、フリップ・チップ・ボンディング、すなわち、マイ クロ及び光電子機器産業において用いられる、デバイス を逆さまにして基板に取り付ける技法である。フリップ ・チップ・ボンディングを用いて、デバイスの放熱を改 善するので、基板の除去は、デバイス構造によって決ま り、一般に、金属ボンディング層に関する唯一の要件 は、導電性で、機械的に堅牢ということだけである。

【0005】Applied Physics Letters, Vol. 64, No. 12, 1994, pp. 1463—1465の「Low threshold, wafer used long wavelength vertical cavity lasers」には、Dudley他によって、垂直空洞構造の片側に対するAlAs/GaAs半導体DBRの直接ウェーハ・ボンディング法が数示されており、IEEE Photonics Technology Letters, Vol. 7, No. 11, November 1995の「Room—Temperature Continuous—Wave Operation of

1. $54-\mu$ m Vertical-Cavity Lasers, 」には、Babic他によって、AlAs/GaAs間における屈折率の大きい変化を利用するため、InGaAsP VCSELの両側に対する直接ウェーハ・ボンディング法を施された半導体DBRが教示されている。上述のように、Al $_x$ Ga $_y$ In $_z$ Nに対するウェーハ・ボンディングD-DBRは、半導体間ウェーハ・ボンディングに比べてかなり複雑であり、当該技術においてこれまで知られていなかった。

[0006] IEEE Photonics Tech 10 nology Letters, Vol. 5, No. 1 2, December 19940 Dielectr ically-Bonded Long Wavele ngth VerticalCavity Laser on GaAs Substrates Using Strain-Compensated Multi ple Quantum Wells」には、Chua 他によって、スピン・オン・ガラス層を用いてInGa AsPレーザに取り付けられるAlAs/GaAs半導 体DBRが開示されている。スピン・オン・ガラスの正 20 確な厚さを制御するのが困難であり、VCSEL空洞に 必要とされる厳密な層制御ができないので、スピン・オ ン・ガラスは、VCSELにおける活性層とDBRの間 のボンディングに適した材料ではない。さらに、ガラス の特性は、不均質であり、空洞内において散乱及び他の 損失を生じさせることになる。

【0007】例えば、99%よりも大きく、VCSEL にとって十分な反射率を備えたAlxGa1-xN/GaN による対をなす半導体DBRミラーの光学ミラー成長 は、困難である。図1を参照すると、反射率の理論的計 30 算によって、必要とされる高反射率を実現するために は、屈折率の大きいコントラストが必要とされ、それは 低屈折率の $A 1_x G a_{1-x} N$ 層におけるA 1成分を増加さ せること、及び/または、より多くの層周期を含むこと によってのみ得ることが可能になる(材料特性はAmb acher他によるMRS Internet Jou rnal of Nitride Semicondu ctor Research, 2 (22) 1997から 引用)。これらのアプローチのいずれも、重大な難問を もたらすことになる。DBR層に電流を伝導する場合、 DBRが導電性であることが重要である。 導電性が十分 であるためには、Al_xGa_{1-x}N層は、十分なドーピン グを施さなければならない。Si(nタイプ)ドーピン グの場合には約50%未満まで、また、Mg(pタイ プ) ドーピングの場合には約20%未満までA1成分を 減少させない限り、導電性は、不十分である。しかし、 図1に示すように、A1成分の少ない層を利用して十分 な反射率を実現するために必要とされる層の周期数によ って、Al_xGa_{1-x}N層の全体厚さを厚くすることが必 要になるが、エピタキシャル層にクラッキングを生じる 50

恐れが増大し(AlNとGaNとの間の比較的大きい格 子不整合のため)、組成の制御が弱められる。実際、図 1のA l_{.30}G a_{.70}N/G a Nスタックは、厚さが既に 約2. 5μmあり、決してVCSELにとって十分な反 射率ではない。従って、この層対をベースにした高反射 率のDBRは、2.5μmよりかなり厚い全体厚さを必 要とし、AlN及びGaNの成長条件と材料特性の間に 不整合が生じると、確実な成長が困難になる。層にドー ピングが施されない場合、クラッキングはそれほど大き い問題にならなくても、組成の制御及びA1N/GaN 成長温度によって、やはり、高反射率DBRの成長にと ってかなりの難問が課せられることになる。従って、D BRが電流を伝導する必要のない用途であっても、A1 xGavInzN材料系における反射率が99%より大き い半導体ミラー・スタックは実証されていない。このた め、誘電体ベースのDBRが望ましい。

[0008]

【発明が解決しようとする課題】従って、本発明の目的 は高品質で製造容易な高反射率ミラーを備える半導体デ バイスの構造を与えることである。また、ミラーとして 誘電体分布ブラッグ・リフレクタ(D-DBR)を用い て該高反射率ミラーを備える半導体デバイスの構造を与 えることである。

[0009]

【0010】前述の発明の実施態様の1つは、 $Al_xGa_yIn_zN$ 活性領域に隣接して配置されたウェーハ・ボンド界面を備えるデバイスから構成され、 $Al_xGa_yIn_zN$ 活性領域は、例えば、 Al_2O_3 のような犠牲基板上に製作される。 $Al_xGa_yIn_zN$ 活性領域と、ホスト基板に取り付けられたミラー・スタックとに直接ウェーハ・ボンディング法が施される。次に、犠牲基板が除去される。オプションのミラー・スタックが $Al_xGa_yIn_zN$ 活性領域の上に取り付けられる。取り付け技法には、ボンディング、堆積、及び、成長が含まれる。p4プ層及びp94プ層に電気的接触部が付加される。【0011】ホスト基板に隣接して配置されたウェーハ・ボンド界面を備える代替実施態様の場合、ミラー・スタックが、 $Al_xGa_yIn_zN$ 活性領域の上に取り付け

40

られる。直接ウェーハ・ボンディング法が用いられる場 合、ミラー・スタックに対して、適正な機械的特性を備 えるように選択されたホスト基板のウェーハ・ボンディ ングが施される。代わりに、金属ボンディング法を利用 して、ミラー・スタックに対するホスト基板のボンディ ングを行うことも可能である。犠牲基板は除去される。 オプションのミラー・スタックが、Al_xGa_vIn_zN 活性領域の上に取り付けられる。電気的接触部が、nタ イプ層及びpタイプ層の上に加えられる。直接ウェーハ ・ボンディング法の場合、所望の特性を得るためのホス 10 ト基板の選択は、重要である。他の実施態様には、DB R内におけるウェーハ・ボンド界面の位置決めが含まれ

[0012]

【発明の実施の形態】誘電体分布ブラッグ・リフレクタ (D-DBR) は、対をなす材料の一方の屈折率が小さ く、もう一方の屈折率が大きい、スタック対をなす低損 失誘電体から構成される。二酸化珪素 (SiO2) の層 と、酸化チタン (TiO2)、酸化ジルコニウム (Zr O_2)、酸化タンタル(Ta_2O_5)、または、酸化ハフ ニウム(HfO2)の層対をベースにした可能性のある 誘電体DBRミラーの中には、青色垂直空洞面発光レー ザ (VCSEL) に必要とされる、例えば、99.5% を超える、あるいは、共振空洞発光デバイス(RCLE D) に必要とされる、例えば、約60%以上といった高 反射率を実現することが可能なものもある。SiO2/ HfO₂のスタック対は、350~500nmの波長範 囲において99%を超える反射率を備えたミラー・スタ ックを生産するために利用することができるので、特に 重要である。SiO₂とHfO₂の交互層によって組立ら 30 れるD-DBRは、1050°Cまで機械的に安定して いるので、後続の処理に対してフレキシビリティもたら すことが分かっている。

【0013】図2には、望ましい実施態様が示されてい る。図2の場合、例えば、DBRのような高反射率の第 1のミラー・スタック14が、適合する基板に取り付け られている。犠牲基板上に成長させられた Al_xGa_vI n_z N活性領域 18の上部 p層 18 b に対して、第1の ミラー・スタック14のウェーハ・ボンディングが施さ れる。Al_xGa_yIn_zN垂直空洞光電子構造18は、 所望の波長で高利得が得られるように設計されている。 ウェーハ・ボンド界面16は、散乱が極めて少ない、優 れた光学的品質を備えていなければならない。ウェーハ ・ボンド界面16には、オプションの中間ボンディング 層(不図示)を含むことが可能である。例えば、D-D BRのようなオプションの第2のミラー・スタック20 (図2に示す)が、第1のミラー・スタック14の反対 側において、Al_xGa_vIn_zN垂直空洞光電子構造1 8に取り付けられている。オプションの第2のミラー・ スタック20及びAl_xGa_vIn_zN活性領域18のn

層18a及びp層18bにパターン形成及びエッチング を施して、オーム接触部のための領域を形成することが 可能である。VCSELの場合、ミラーは、99%より 大きい極めて高い反射率を備えていなければならない。 RCLEDの場合、ミラーの反射率要件は緩和され60 %より高ければよい。

【0014】代替アプローチでは、ミラー・スタック1 4がAlxGavInzN活性領域18に取り付けられ る。ウェーハ・ボンド界面16は、従って、ミラー・ス タック14とホスト基板12の間に位置している。この 構造も、オプションの第2のミラー・スタック20を備 えることが可能である。 最初の 2 つのいずれかに関連し て用いられる、さらにもう1つのアプローチでは、ミラ ー・スタックの一方または両方の中央部において直接ウ エーハ・ボンディングを施すことになる。図2には、ウ ェーハ・ボンド界面16の可能性のあるいくつかの位置 が示されている。

【0015】電流収斂は、電流及び光閉じ込めを改善 し、それによって、発振しきい値を低下させか、また は、デバイスの効率を向上させるため、エッチング及び /または酸化を施すことが可能なAlxGayInzN層 を挿入することによって、nタイプまたはpタイプの活 性領域材料で実現することが可能である。D-DBR及 び/またはアンドープ半導体DBRが用いられる場合、 電流がそれらを通って伝導されないので、こうした層を 組み込むことは重要である。空洞は、適正な低順電圧を 得るため、接触層に必要とされる厚さに従って、単一波 長空洞の場合もあれば、多重波長空洞の場合もある。上 述の構造に対するさまざまな変更が可能である。pタイ プ材料とnタイプ材料を切り替えて 同様の構造を得る ことも可能である。

【0016】図3A~図3Fには、本発明の実施態様に 対応するフローチャートを説明するための構造が示され ている。図3Aでは、AlxGavInzN活性領域18 が、例えば、Al₂O₃のような犠牲基板上に製作され る。図3日では、第1のミラー・スタック14がホスト 基板12に取り付けられる。取り付け技法には、ボンデ ィング、堆積、及び、成長が含まれる。図3Cでは、ウ ェーハ・ボンディングによって、第1のミラー・スタッ ク14がAlxGavInzN活性領域18に取り付けら れる。VCSELの場合、光学損失が少ないことが重要 であるため、直接ウェーハ・ボンディング法を利用する のが望ましい。図3Dでは、犠牲基板が除去される。図 3 Eでは、オプションの第2のミラー・スタック20 が、AlxGavInzN活性領域18の上に取り付けら れる。図3 Fでは、電気的接触部22a、22bが、オプ ションの第2のミラー・スタック14またはAlxGav InzN活性領域18に付加される。プロセスの流れに おいて、デバイス領域を形成し、接触層を露出させるた めのパターン形成が実施することができる。 50

【0017】図4A~図4Fには、代替プロセスのフロ ーチャートが絵画的に示されている。図4Aでは、A1 *GavInzN活性領域18が、犠牲基板上に成長させ られる。図4Bでは、第1のミラー・スタック14が、 AlxGavInzN活性領域18に取り付けられる。図 4 Cでは、直接ウェーハ・ボンディング法または金属ボ ンディング法によって、ホスト基板12が第1のミラー ・スタック14に取り付けられる。ウェーハ・ボンド界 面は、光学空洞の外部にあるため、ウェーハ・ボンディ ングによる損失がそれほど重要ではない。図4Dでは、 犠牲基板が除去される。図4Eでは、オプションの第2 のミラー・スタック20が、AlxGavInzN活性領 域18に取り付けられる。図4Fでは、オプションの第 2のミラー・スタック20またはAl,Ga,In,N活 性領域18に、電気的接触部22a、22bが付加され る。プロセスの流れにおいて、デバイス領域を形成し、 接触層を露出させるためのパターン形成を実施すること

7

【0018】直接ウェーハ・ボンディングのためのホスト基板12の選択は、重要であり、質量輸送、コンプラ 20イアンス、及び、応力/歪み解放といった、いくつかの特性によって影響される。ホスト基板は、リン化ガリウム(GaP)、砒化ガリウム(GaAs)、リン化インジウム(InP)、または、シリコン(Si)を含むグループから選択することが可能であり、Siの場合、基板の望ましい厚さは、10mと50μmの間である。

も可能である。

【0019】質量輸送は、直接ウェーハ・ボンディング において重要な役割を果たす。標準的なIII-V材と III-V材の直接ウェーハ・ボンディング、あるいは III-V材と誘電体の直接ウェーハ・ボンディングの 30 場合、少なくとも1つの表面が、層の品質を保つのに十 分な低温において、かなりの質量輸送を示す。対照的 に、AlxGavInzN材料と大部分の誘電体材料は、 Inを多く含むAlxGayInzN活性層の完全性の維 持に合わせた温度において、あまり質量輸送を示さな い。ボンディング材料の一方または両方における質量輸 送の不足は、ウェーハの接着を妨げる。これに関するモ デルでは、ボンディング温度において、両方の材料がか なりの質量輸送を示す場合、両方の材料のボンドが、転 位して、界面全域にわたって最強のボンドをなすことが 40 可能である。一方の材料だけが、かなりの質量輸送を示 す場合、この一方の材料だけのボンドは、もう一方の材 料の表面ボンドとのアライメントをとることが可能であ る。この状況では、機械的強度の高いウェーハ・ボンド の形成は困難である。

【0020】コンプライアンスは、材料が原子的または 微視的規模で形状を変化させて、歪み及び応力に適応す る能力である。本発明のため、コンプライアンスは、ボ ンディング温度より低い融点を備える材料によって、あ るいは、材料が、ボンディング温度未満で延性/脆性遷 50

移を生じる場合、または、基板が約50μmより薄い場合に実現されるものと定義される。

【0021】GaP、GaAs、及び、InPの基板に 関する標準的なIIIーV材のウェーハ・ボンディング は、一般に、両方の基板がコンプライアンスを示す40 0~1000° Cの温度で実施される。ボンディング材・ 料は、微視的または巨視的規模で固有の表面粗さ及び/ または平面性の不足を備えているので、ボンディング材 料の少なくとも一方のコンプライアンスが、ウェーハ・ 10 ボンディングにとって不可欠である。1000°Cの温 度で、N2の雰囲気内において、20分間にわたって、 AlxGavInzN構造にアニーリングを施すと、PL 強度が約20%低下する。従って、ボンディング温度を 1000° C未満に保つことが望ましい。Al2O3Ga Nベースの材料は、1000°C未満のボンディング温 度ではコンプライアンスを示さない。禁止帯幅の広い半 導体用に反射率の高いD-DBRを組立てるために用い られる誘電体材料は、一般に、1000°C未満ではコ ンプライアンスを示さない。従って、ボンディング/支 持基板及び/または中間ボンディングが該温度において コンプライアンスを示すことが重要である。

【0022】融点Tmが、材料のコンプライアンスを決 定する1つの特性である。例えば、GaAs (Tm=1 519K)、GaP (Tm=1750K)、及び、In P(Tm=1330K)といった材料の場合、明らか に、コンプライアンスの相対順序は、InP、GaA s、GaPで、InPが最も高いコンプライアンスを備 えている。材料は、一般に、融点未満において延性/脆 性遷移を被る。高温におけるこれらの材料のコンプライ アンスは、元素の1つの脱着とバランスがとれなければ ならない。InPが1000°Cでコンプライアンスを 示すとしても、リンの脱着のため、その温度において材 料の激しい分解を生じることになる。こうした材料との ボンディングは、ボンディング中の周囲圧力における脱 着温度の約2倍未満の温度に制限されるべきである。従 って、材料の選択は、必要とされるコンプライアンス及 びボンディング温度の両方の条件を満足しなければなら

【0023】極めて薄い基板も、コンプライアンスを備えることが可能である。例えば、 50μ mより薄いシリコンは、曲率半径が大きくても、基板が薄ければ、応力が弱くなるので、コンプライアンスを備えている。この技法は、例えば、シリコン(11270 N/mm²)または $A1_xGa_yIn_z$ Nのような、破壊硬度の高い材料に有効に働く。しかし、例えば、GaAs(2500 N/mm²)のような破壊硬度の低い材料は、取扱い時に簡単に壊れる可能性がある。厚さが 50μ mを超えるシリコンの場合、曲率半径が小さくても、材料に強い応力が生じて、材料を破壊する可能性がある。同じことが、可能性のある基板候補である他の材料にも当てはまる。

30

【0024】応力及び歪みの解放は、Al2O3上に成長 させられるGaNにおける大きい不整合歪み、並びに、 Al, Ga, In, Nと他の大部分の適合する支持基板材 料との間における熱膨脹率(CTE)の不整合によって 悪化する。ウェーハ・ボンディングを施される他の半導 体材料と対比すると、Al_xGa_vIn_zNと他の半導体 材料の間におけるCTEの不整合はより大きく、ウルツ 鉱材料のa平面及びc平面に沿った異なるCTE不整合 によって、応力がいっそう大きくなる。ホスト基板のC TE不整合は、両方のGaN平面のCTE不整合とほぼ 10 一致するのが望ましいので、異なる基板(G a A s : CTE=5. 8×10^{-6} C, GaP: CTE= 6. 8×10^{-6} C, InP: CTE=4. 5×1 0⁻⁶/° C) に対してウェーハ・ボンディングを施され るGaN (CTE=5. 59×10⁻⁶/° C、a平面/ 3. 17×10⁻⁶/° C、c平面) の応力は、局部的応 力解放を必要とする。この応力については、ボンディン グ温度で、ボンディング界面におけるコンプライアンス 材料、すなわち、軟質の中間ボンディング層または液体 によって、あるいは、例えば、ボンド界面の少なくとも 20 一方にパターン形成を施すといったように、局部的歪み 解放部分を設けることによって、適応することが可能で ある。中間ボンディング層は、誘電体、及び、ハロゲン 化物 (例えば、CaF₂)、ZnO、インジウム (I n)、スズ (Sn)、クロム (Cr)、金 (Au)、ニ ッケル(Ni)、及び、銅(Cu)とII-VI材料を 含有する合金を含むグループから選択される。

【0025】電流拡散は、GaNベースのデバイスのもう1つの主たる問題である。pタイプ材料における側方電流拡散は、nタイプ材料の場合の約30分の1である。良好な空洞を得るには、活性層の両側に高反射率のミラーを組立てることが必要になるが、D-DBRが絶縁性のため、側方電流拡散問題は悪化する。p層における電流拡散を改善する方法の1つは、導電性の透明な半導体及び誘電体のスタックから複合DBRを組立てることである。スタックの半導体部分は、pタイプ層の厚みを増すことによって電流拡散を改善し、一方、誘電体スタックは、半導体の低反射率を改善して、ミラーの全反射率が99%を超えるようにする。nタイプのミラーに対して、この同じ手順を適用することは可能であるが、nタイプ層の導電率はpタイプ層より高いので、それほど重要ではない。

【0026】電流収斂層を追加すると、電流を空洞だけに送り込むことによって、電流拡散がいっそう改善されるので、電流収斂層はVCSELにとって必要になる場合がある。これは、複合半導体/誘電体DBRを備える垂直空洞光電子構造にも、あるいは、備えない垂直空洞光電子構造にも適用可能であり、複合ミラーの半導体部分に組み込むことが可能である。電流収斂層は、閉じ込め層のpタイプ層とnタイプ層の両方に含むことが可能 50

であるが、導電率が低いので、pタイプ閉じ込め層における場合が最も有効である。

【0027】活性領域の両側にD-DBRを取り付けるべき場合には、もとのホスト基板を除去しなければならないので、支持基板が必要になる。一般に、成長基板として用いられる、サファイア基板を除去するための方法がいくつか存在する。以下で概要を示す方法は、サファイア以外の材料とすることも可能な、成長基板の除去に用いることができる技法のいくつかを例示する。

【0028】レーザ融解において、サファイア基板は透 過するが、基板に隣接した半導体層は透過しない波長を 備えたレーザを用いる、Wong他及びKelley他 によって開示の技法では、構造の背面(サファイア側) を照射する。レーザ・エネルギは、隣接する半導体層を 貫通することができない。レーザ・エネルギが十分であ れば、サファイア基板に隣接した半導体層は、その分解 点まで加熱される。GaNが、サファイア基板に隣接し た層である場合、界面における層が、GaとNに分解 し、界面にはGaが残されることになる。次に、金属G a が温解され、サファイア基板が層構造の残りの部分か ら除去される。サファイア基板に隣接した層の分解は、 レーザ・エネルギ、波長、材料の分解温度、及び、材料 の吸収によって決まる。この技法によってサファイア基 板を除去することが可能であり、この結果、活性領域の もう一方の側にD-DBRを取り付けることが可能にな る。しかし、VCSEL界面は、空洞の共振特性を最大 にするため、損失が0.5%を超えないよう、極めて平 滑であることが不可欠である。このレーザ融解技法に は、レーザ融解界面をVCSELに必要な平坦さに欠け るものにする可能性のある多くの設計変数がある。さら に、VCSELには、極めて厳しい厚さの制約がある。 レーザ融解を用いて、これらの問題を両方とも軽減する ことが可能な方法がいくつか存在する。

【0029】犠牲成長基板に隣接した層は、その厚さ が、レーザによって、層が完全に分解されるほどのもの であれば、犠牲層であると定義される。文献(Wong 他)において発表された結果によれば、完全に分解され る層厚は、約500Aということであるが、この値は、 レーザのエネルギ、レーザ波長、及び、材料の分解温 度、さらに、基板に隣接した層の吸収によって左右され る。犠牲層に隣接した(基板に向かい合った)層、すな わち、阻止層は、レーザ波長において、犠牲層よりも分 解温度が高くなるか、あるいは、吸収が少なくなるよう に選択される。阻止層は、分解温度が高いか、あるい は、吸収が少ないので、レーザ・エネルギによって大き く影響されることはない。この構造の場合、犠牲層は、 レーザによって分解され、分解温度が高いか、あるい は、吸収が少ない阻止層に階段界面が残される。さら に、阻止層も、エネルギ及び波長の異なるレーザを用い て、後で、エッチング、酸化及びエッチング、または、

分解を施すことが可能である。

【0030】望ましい層の組み合わせは、GaN/A1 $_xGa_{1-x}N$ 、 $InGaN/A1_xGa_{1-x}N$ 、及び、InGaN/GaN $_xGa_{1-x}N$ 、及び、InGaN/GaN $_xGa_{1-x}N$ $_x$

【0031】特定の層または空洞の厚さは、1つ以上の 犠牲層及び阻止層を用いて調整することが可能である。 レーザ融解及び選択的湿式化学エッチングによって、所 望の厚さに達するまで、順次、層対を分解し、エッチン グを施すことが可能である。望ましい層の組み合わせ は、GaN/Al_xGa_{1-x}Nであるが、この場合、Ga Nは犠牲層であり、Al_xGa_{1-x}N阻止層には、湿式化 学エッチングを選択的に施すことが可能である。

【0032】成長基板を除去する他の代替方法も存在す る。それらの方法の1つは、湿式化学エッチングを用い て、選択的にエッチングを施すことが可能なA1Nを利 用することである。A1Nは、犠牲層として用いること が可能であり、この場合、A1N選択的エッチングを利 用して、構造にアンダーカットを施すことによって、ホ スト基板からAlxGavInzN層を除去することがで きる。あるいはまた、高温において、湿式酸化プロセス を利用し、A1N層を酸化させることも可能である。次 に、例えば、HFのようなエッチング液を用いて、A1 N酸化物をエッチングで除去することができる。もう1 つのアプローチでは、例えば、材料に光イオンを注入す ることによって、基板を剥離させることが可能である。 これによると、所定の深さに欠陥が生じる。基板を加熱 すると、材料が、転位によって選択的に劈開し、基板が 活性層から分離される。化学エッチング液を介してZn Oまたは他の誘電体緩衝層に対するアンダーカットを用 40 いることによって、AlxGavInzN層から基板を除 去することも可能である。この技法は、AlxGavIn 2N層が基板全域にわたって、または、パターン形成さ れた領域に限って連続している、2Dまたは3D成長技 法(例えば、ELOGに用いられるSiO2または他の 誘電体)に適用することが可能である。

【0033】誘電体DBRは、サファイア基板上に成長させた $A1_xGa_yIn_zN$ 活性領域上に堆積させられてきた。次に、ホスト基板に対して、DBR/ $A1_xGa_yIn_zN$ 活性領域構造のウェーハ・ボンディングが施さ

れていた。事例1の場合、GaPホスト基板に対して、 DBR/AlxGavInzN活性領域構造の直接ウェー ハ・ボンディングが施された(図4A~図4Fを参照さ れたい)。事例2の場合、GaPホスト基板に対して、 CaF2中間層を介して、DBR/Al, Ga, In, N活 性領域構造のウェーハ・ボンディングが施された (図4 A~図4F、中間層は不図示)。事例3の場合、ホスト 基板 (GaP) 上にD-DBRが堆積させられ、Alv GavInzN活性領域に対して、D-DBRの直接ウェ ーハ・ボンディングが施された(図3A~図3F)。事 例1及び3の場合、中間層を利用しないので、ボンド領 域は事例2の場合に比べてはるかむ小さかった。図5に は、事例1の構造に関するボンド界面の走査電子顕微鏡 (SEM) による断面画像が示されている。界面は平滑 であり、この倍率では、ボイドが見えない。事例4の場 合、CrAuNiCu合金から構成される金属中間層を 介して、ホスト基板に対するAlxGavInzN活性領 域構造のボンディングが施された。図6には、除去され た事例4のサファイア基板と、AlxGavInzN活性 領域構造の第1のD-DBRとは反対の側に堆積させら れた第2のD-DBRのSEM断面画像が示されてい る。全てのデバイスについて、DBRスタックは、Si O2/HfO2であり、サファイア基板は、レーザ融解技 法を用いて除去された。図7には、図6に解説のデバイ スからの400~500mmの発光スペクトルが示され ている。モード・ピークは、垂直空洞構造の特性を示し ている。

12

【0034】本発明の広範囲な実施の参考に供するため、本発明の実施態様の一部を以下に列記する。

(実施態様 1) 基板 12 と、前記基板 12 に近接して配置された n タイプ層 p タイプ層及び活性層を含む A 1_x G a_y I n_z N構造 18 と、前記基板 2 的記名 1_x 10_x の 10_x の

【0035】(実施態様2) さらに、ウェーハ・ボンド 界面に隣接して、少なくとも1つの中間ボンディング層 が含まれていることと、中間ボンディング層と基板の一 方が、コンプライアンスを備えるように選択されること を特徴とする、実施態様1に記載のデバイス。

(実施態様 3) $A l_x G a_y I n_z N$ デバイス(18) が、垂直空洞光電子構造であることを特徴とする、実施態様) 2に記載のデバイス。

50 (実施態様4) Al_xGa_yIn_zNデバイス (18)

に、さらに、pタイプ層内の電流収斂層が含まれている ことを特徴とする、実施態様3に記載のデバイス。

【0036】 (実施態様5) 基板がコンプライアンスを 備えており、リン化ガリウム(GaP)、砒化ガリウム (GaAs)、リン化インジウム(InP)、及び、シ リコン(Si)を含むグループから選択されることを特 徴とする、実施態様2に記載のデバイス。

(実施態様6) 中間ボンディング層が、コンプライアン スを備えており、誘電体、及び、ハロゲン化物、Zn O、インジウム、スズ、クロム(Cr)、金、ニッケ ル、及び、銅とII-VI材料を含有する合金を含むグ ループから選択されることを特徴とする、実施態様2に 記載のデバイス。

(実施態様7) さらに、AlxGayInzN構造の上部 側に隣接して配置された第2のミラー・スタック(2 0) が含まれていることを特徴とする、実施態様2に記 載のデバイス。

(実施態様8) 第1と第2のミラー・スタック(14、 20) の少なくとも一方が、誘電体分布ブラッグ・リフ レクタ及び複合分布ブラッグ・リフレクタを含むグルー 20 プから選択されることを特徴とする、実施態様7に記載 のデバイス。

【0037】(実施態様9)さらに、Al_xGa_vIn_z N構造に隣接して配置された第2のミラー・スタック (20) が含まれることを特徴とする、実施態様1に記 載のデバイス。

(実施態様10) 第1と第2のミラー・スタック(1 4、20)の少なくとも一方が、誘電体分布ブラッグ・ リフレクタ及び複合分布ブラッグ・リフレクタを含むグ ループから選択されることを特徴とする、実施態様9に 30 記載のデバイス。

【0038】(実施態様11)Al_xGa_vIn_zNデバ イス(18)に、さらに、pタイプ層内の電流収斂層が 含まれていることを特徴とする、実施態様1に記載のデ バイス。

(実施態様12) 基板がコンプライアンスを備えてお り、リン化ガリウム (GaP) 、砒化ガリウム (GaA s)、リン化インジウム(InP)、及び、シリコン (Si)を含むグループから選択されることを特徴とす る、実施態様1に記載のデバイス。

(実施態様13) Al_xGa_vIn_zNデバイスが、垂直 空洞光電子構造であることを特徴とする、実施態様1に 記載のデバイス。

【0039】(実施態様14)Al_xGa_vIn_zN構造 を組立てるための方法であって、第1のミラー・スタッ クにホスト基板を取り付けるステップと、犠牲成長基板 上にAl_xGa_vIn_zN構造を組立てるステップと、ウ ェーハ・ボンド界面を形成するステップと、犠牲成長基 板を除去するステップと、Al_xGa_vIn_zN構造に電 気的接触部を堆積させるステップが含まれている、A1 50 るための図である。

xGavInzN構造の組立方法。

【0040】 (実施態様15) 犠牲成長基板を除去する ステップに、レーザ融解が含まれることを特徴とする、 実施態様14に記載のAlxGayInzN構造の組立方

(実施態様16) さらに、ウェーハ・ボンド界面に中間 ボンディング層を取り付けるステップが含まれることを 特徴とする、実施態様14に記載のAlxGavInzN 構造の組立方法。

(実施態様17) ホスト基板及び中間ボンディング層の 一方が、コンプライアンスを備えるように選択されるこ とを特徴とする、実施態様16に記載のAlxGavIn zN構造の組立方法。

(実施態様18) さらに、Al_xGa_yIn_zN構造の上 に第2のミラー・スタックを取り付けるステップが含ま れることを特徴とする、実施態様14記載の $A1_xGa_y$ InzN構造の組立方法。

【0041】(実施態様19)Al_xGa_vIn_zN構造 を組立てるための方法であって、犠牲成長基板に対して Al_xGa_yIn_zN構造を組立てるステップと、Al_xG avInzN構造の上に第1のミラー・スタックを取り付 けるステップと、ウェーハ・ボンド界面を形成するステ ップと、犠牲成長基板を除去するステップと、A1xG avInzN構造に電気的接触部を堆積させるステップが 含まれている、方法。

【0042】 (実施態様20) 犠牲成長基板を除去する ステップに、レーザ融解ステップが含まれることを特徴 とする、実施態様19に記載のAlxGavInzN構造 の組立方法。

(実施態様21) さらに、ウェーハ・ボンド界面に中間 ボンディング層を取り付けるステップが含まれることを 特徴とする、実施態様19に記載のAlxGavInzN 構造の組立方法。

(実施態様22) ホスト基板と中間ボンディング層の一 方が、コンプライアンスを備えるように選択されること を特徴とする、実施態様19に記載のAl_xGa_yIn_z N構造の組立方法。

(実施態様23) さらに、 $Al_xGa_yIn_zN$ 構造の上 に第2のミラー・スタックを取り付けるステップが含ま れることを特徴とする、実施態様19に記載のAlxG 40 a、In、N構造の組立方法。

【図面の簡単な説明】

【図1】AIN/GaN及びAl_{.30}Ga_{.70}N/GaN /GaN DBBRに関する理論反射率を波長に対して を示す図である。

【図2】 本発明の望ましい実施態様を示す図である。

【図3A】本発明のに対応するフローチャートを説明す るための図である。

【図3B】本発明のに対応するフローチャートを説明す

16

15 【図3C】本発明のに対応するフローチャートを説明す るための図である。

【図3D】本発明のに対応するフローチャートを説明するための図である。

【図3E】本発明のに対応するフローチャートを説明するための図である。

【図3F】本発明のに対応するフローチャートを説明するための図である。

【図4A】本発明に対応する代替フローチャートを説明 するための図である。

【図4B】本発明に対応する代替フローチャートを説明 するための図である。

【図4C】本発明に対応する代替フローチャートを説明 するための図である。

【図4D】本発明に対応する代替フローチャートを説明 するための図である。

【図4E】本発明に対応する代替フローチャートを説明 するための図である。

【図4F】本発明に対応する代替フローチャートを説明

するための図である。

【図5】GaN/Al2O3構造に堆積させられたD-DBR構造とGaPホスト基板との間における直接ウェーハ・ボンディングを施された界面の走査電子顕微鏡(SEM)断面画像を示す図である。


【図6】ホスト基板に対して金属ボンディングを施された堆積D-DBRを備える、活性領域のSEM断面画像を示す図である。

【図7】図6に示されたデバイスからの400~500 10 nmの発光スペクトルを示す図である。


【符号の説明】

- 12 ホスト基板
- 14 第1のミラー・スタック
- 16 ウェーハ・ボンド界面
- 18 Al_xGa_yIn_zN構造
- 20 第2のミラー・スタック
- 22a p接触部
- 22b n接触部


図1】




【図3A】




【図4A】



【図2】




【図3B】




【図3C】







【図5】



【図6】



【図7】



フロントページの続き

(71)出願人 399117121

395 Page Mill Road P alo Alto, California U.S.A.

(72) 発明者 アール・スコット・カーン

アメリカ合衆国カリフォルニア州サンノゼ バーディグリス・サークル 4226

(72)発明者 フレッド・エイ・キッシュ, ジュニア アメリカ合衆国カリフォルニア州サンノゼ ニューゲイト・コート 5815 (72)発明者 マイケル・アール・クレイムス

アメリカ合衆国カリフォルニア州マウンテンビュウ フロント・レイン 550

(72)発明者 アルト・ブイ・ナーミコ

アメリカ合衆国ロードアイランド州プロヴィデンス サージェント・アベニュー 82

(72)発明者 ユーンーキュ・ソン

アメリカ合衆国ロードアイランド州プロヴ ィデンス メドウエイ・ストリート 103

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.